E-catalog        

Библиогр.: 6 назв.

Доступ в сети ТГУ

Данная статья является продолжением исследований по построению качественных верификационных тестов для проверки цифровых компонентов, используемых в различных физических системах, таких, как, например, встраиваемые датчики и элементы, используемые для передачи данных. Для экспериментальных исследований выбраны схемы из пакета бенчмарок B01-B10 (ITC’99 benchmarks (Second Release)), которые представляют собой компоненты физических систем, спроектированных для различных приложений. Тестовые последовательности строятся, в первую очередь, для обнаружения наиболее широко известных мутаций эталонного описания с использованием трех различных подходов к синтезу тестов. В качестве мутаций рассматриваются одиночные константные неисправности, неисправности «перемычек» и неисправности, незначительно изменяющие поведение одного логического элемента цифровой схемы. Поскольку наибольший интерес представляют короткие тестовые последовательности, обеспечивающие определенные гарантии при положительном результате тестирования, экспериментально исследуются различные подходы к построению тестовых последовательностей, обнаруживающих заданное множество мутаций. В первой серии экспериментов сравниваются два подхода к построению так называемых полных тестов. В первом случае для каждой мутации находится обнаруживающая ее кратчайшая тестовая последовательность, во втором случае - тестовая последовательность генерируется псевдослучайным образом, т.е., вообще говоря, является более длинной. Тем не менее после минимизации теста, т.е. удаления последовательностей, обнаруживающих одно и то же множество мутаций, длина теста, построенного вторым способом, может быть существенно уменьшена, что в ряде случаев опровергает необходимость направленного синтеза кратчайшей последовательности, обнаруживающей одну мутацию. Однако проведенные эксперименты также показывают, что построение тестовых последовательностей исключительно случайным способом не дает возможности обнаружить все мутации заданного класса: начиная с определенной длины, происходит насыщение и полнота теста не увеличивается. Вместе с тем комбинация «чисто» случайного и псевдослучайного моделирования входных воздействий цифровых схем позволяет добиться высокой полноты относительно коротких тестов для перечисленных классов неисправностей.